在生产线现场, 是一块拥有16层结构的多层印制电路板, 它刚刚经历完机械钻孔这个工序。接着进行的是激光直接成孔, 形成的孔径大小是0.1毫米。看着眼前摆着的这块板材, 大部分工程师在最初产生想法的时候, 脑子里出现的一个反应会是: 所谓的层数增加, 其实指的就是简单地再多叠加几层铜箔而已。
不是。
其实做那种层数特别多的高多层 PCB, 最要命的地方并不是单纯的层数变多, 真正让人头疼的难点在于要把每一层做得相当薄, 同时还要保证生产的精度达到极高的要求。
厚度方面变得非常薄。铜箔的厚度从1.5oz压制到了0.5oz。这时候, 膜厚的波动情况必须严格控制在正负10%的范围之内。假如没有办法压得足够薄, 阻抗的计算结果就无法准确。
如果计算结果不准确, 高速信号的整体完整性就会出现严重问题, 甚至直接变成废品。现在常见的5G基站以及服务器背板这些设备, 它们的性能关键就是依靠这几丝细铜来实现的。
关于精准度问题, 如果6层板对位误差容许50μm, 那么16层板的情况又该怎么考量呢? 当累积误差指数级放大的时候, 层数每翻一倍, 对位窗口就会缩小近一半。只要孔没有对准, 就会导致层间短路的情况发生, 最终造成整块电路板报废。
■ 阻抗问题。对于微带线或者带状线结构, 每一层在进行切换操作的时候都必须都要重新进行校正计算。如果是高频信号走线的时候位置出现了偏斜了1mil这种微小误差的话就会导致阻抗发生了2欧姆的漂移, 这样最终的反射损耗指标肯定就会超过规定的限制而无法通过测试合格。
■ 热。厚板的散热路径比较长, 一旦热循环测试失配, 就会导致焊盘翘曲和芯层开裂, 这使得后段工序全部报废。
现在有四项东西, 缺了任何一项, 都会卡住量产的进度。
为什么这件事会困难到这种地步呢? 主要是因为高多层板的制作并不是在堆放积木, 而是在叠加那种需要精雕细琢的精密工艺。只要增加一层板子, 那么叠层的顺序、压合时的温度曲线以及材料的厚度这些参数全部都必须要重新进行计算。
从上个世纪90年代开始实现四层板的量产, 一直发展到今天能够常规出货的二十层或者二十四层的产品, 其叠层方案基本上是属于每一块板子都需要单独设计的情况。
首先把叠层设计作为第一道关卡来对待, 采用对称的叠层方式来防止翘曲现象发生, 让信号层挨着参考层以便防止串扰问题出现, 同时让电源层和地层相邻放置以起到去耦的作用, 这些并不是随便拍脑袋决定的, 而是利用仿真数据进行验证的结果。
客户这边经常会有个问题抛出来, 问的就是最小尺寸能做到多薄的芯层材料, 得到的回答是0.1mm这个数值, 要是再弄薄一些的话, 压合过程中的变形现象就彻底没有办法去控制住啦, 这事情属于物理上的极限情况, 完全不存在设备精度方面的问题。
在猎板这个制造过程的体系方面, 只要是超过12层的板子, 从开始到结束全部使用直接成像技术进行曝光操作,这样做的曝光精度可以控制在正负5微米。而在压合这个处理环节中, 采用的是分步骤升温的曲线方式, 把芯层里面剩下的多余压力压到了最低限度。
等到货物出货的时候, 各个层之间的对位偏差最多不会超过15微米, 线条宽度和线条间距的一致性等误差是正负4微米, 阻抗方面的偏差也严格控制在正负百分之十以内。
把话摊开来讲, 一旦堆叠层数提升, 容错的空间就完全消失了。这依靠的绝对不是因为大概齐、差不多, 而是要做到每一个层级、每一个通孔、以及每一段线路, 都严严实实地停留在公差所允许的范围内。
在出货之前, 针对每一批次的猎板我们都会严格执行四层电测以及AOI的全检流程, 从而将批次退货的比例严格控制在0.3%及以下。这个数字看起来非常微小, 但它背后的实际含义在于: 从最内层的电路一直到最外层的线路, 所有的检测环节都已经合格并且过关了。
在生产线的那一头, 这块拥有16层的电路板正在接受电气方面的测试工作, 如果这288个检测里面的点位存在一个灯泡不亮的情况, 那么这一整批产品都会被要求重新进行加工。
高多层印制电路板, 拼到最后这个时刻, 其实拼的那个核心字眼就是一个“稳”字, 这个稳体现在叠层上面, 也体现在对位方面, 同时更是要稳在每一个生产流程环节之中, 确保绝对不能够越线。
