长鑫科技预计于今年年底推出新一代DDR5 RDIMM产品，这是长鑫科技总裁曹堪宇在近日举行的第四届集成芯片和芯粒大会上透露的消息。曹堪宇在会上发表了演讲，全面介绍了长鑫存储在DRAM器件、4F²架构及混合键合等方向的技术探索与积累，并官宣预计年底推出的新一代DDR5 RDIMM产品融合了上述先进技术。
据曹堪宇介绍，长鑫自成立以来就启动了4F²的研究和专利布局，公开专利族超300件。长鑫在2021年发布了我国大陆地区首篇4F²架构相关的论文，并在2023年、2025年的两篇论文中分享了在该架构上的研发进展。
据介绍，长鑫4F²架构最核心的特色是在DRAM存储阵列晶体管上的创新，即自研的VSG（Vertical Surrounded Gate）晶体管。VSG晶体管采用了垂直包围沟道结构，能实现更强栅控，解决漏电与短沟道效应痛点，同时竖立的晶体管也助力面积微缩，提升存储密度。
目前DRAM行业内主流的架构是6F²架构。6F²是衡量DRAM存储单元面积的一个核心指标。在DRAM芯片设计中，一个存储单元通常由一个晶体管（1T）和一个电容器（1C）组成。F（最小特征尺寸）代表晶圆制造工艺中光刻技术能实现的最小线宽或间距。4F²意味着每个单元仅占4倍最小特征尺寸的平方，因此单位面积内的晶体管数量会增多，实现了存储密度的提升。
从6F²到4F²的跨越，本质上是晶体管沟道方向从水平布局向竖立布局的根本性变革。这意味着6F²时代的设计和工艺流程无法完全复用，需要整合新一套的工艺流程。据悉，研发过程中，长鑫存储对多项核心工艺流程展开了深度技术探索与突破，全面优化涵盖字线金属化、位线成型以及结激活等关键工艺，以实现最优的性能与功耗比。
在集成方式上，长鑫存储推动DRAM与CMOS工艺解耦，并通过晶圆级混合键合实现高速互联——这一路径被视为DRAM从二维缩放迈向三维集成的关键转折。早期4F²探索聚焦二维晶体管变革，存储阵列与外围逻辑电路制造工艺绑定，位线晶体管被迫共享存储阵列工艺，响应速度慢、寄生电阻高，性能难以超过6F²架构，相关探索一度搁浅。随着6F²微缩难度加大，4F²重新成为行业方向。DRAM与CMOS工艺解耦后，可独立优化逻辑性能与存储单元密度、可靠性。长鑫存储自2019年推进混合键合技术自主研发，已公开专利数量居全球前十。2025年，公司在IEDM发表论文，介绍多层水平单元堆叠DRAM架构研发成果，并首次在12英寸晶圆平台完成DRAM和CMOS晶圆级键合实验验证。
在产品化落地方面，长鑫存储将4F²架构首代产品定位于DDR5 RDIMM，直面服务器内存高门槛。DDR5 RDIMM是服务器市场主流配置，要求支持7×24小时不间断运行，经受带电热插拔电压冲击，与不同厂商、不同代际CPU和主板完成数百项兼容性测试，并确保高速传输时信号在较长模组走线上不衰减、不误码。消费级内存追求“跑得快”，服务器级RDIMM则追求“一直跑、不出错、在哪里都能跑”。
长鑫认为，随着技术沉淀逐步转化为产品，其在核心架构上已具备与海外友商同台竞技的实力，新架构有望带动设计、工艺、设备、材料等环节协同创新，推动国产存储产业链变革。
作者丨张心怡
编辑丨吴丽琳
美编丨马利亚
